記者 趙竹青

近日，北京大學(xué)集成電路學(xué)院楊玉超教授、人工智能研究院陶耀宇研究員領(lǐng)銜的科研團(tuán)隊(duì)在智能計(jì)算硬件領(lǐng)域取得突破，首次實(shí)現(xiàn)了基于存算一體技術(shù)的高效排序硬件架構(gòu)。這一成果攻克了傳統(tǒng)計(jì)算架構(gòu)處理復(fù)雜非線性排序時(shí)效率低下的核心難題，為具身智能、大語(yǔ)言模型、智能駕駛、智慧交通與智慧城市等人工智能應(yīng)用提供了全新的高效算力支持。相關(guān)研究發(fā)表于國(guó)際學(xué)術(shù)期刊《自然·電子》。

在人工智能系統(tǒng)中，排序通常作為數(shù)據(jù)預(yù)處理或決策中間環(huán)節(jié)存在，一旦執(zhí)行效率不高，將成為整個(gè)系統(tǒng)的主要瓶頸。存算一體技術(shù)雖在矩陣計(jì)算等規(guī)則運(yùn)算中成效顯著，卻因排序操作邏輯復(fù)雜、非線性強(qiáng)、數(shù)據(jù)訪問不規(guī)則等特性，長(zhǎng)期被視為該領(lǐng)域的核心難點(diǎn)。

北京大學(xué)團(tuán)隊(duì)圍繞“讓數(shù)據(jù)就地排序”的目標(biāo)展開攻關(guān)，取得系列核心技術(shù)突破：開發(fā)了一套基于新型存內(nèi)陣列結(jié)構(gòu)的高速位讀取機(jī)制；開創(chuàng)性地引入了憶阻器陣列，實(shí)現(xiàn)了低延遲、多通路的硬件級(jí)并行排序電路設(shè)計(jì)；在算子層面，優(yōu)化了面向人工智能任務(wù)的算法-架構(gòu)協(xié)同路徑，同時(shí)兼容現(xiàn)有矩陣計(jì)算；完全自主設(shè)計(jì)的器件-電路-系統(tǒng)級(jí)技術(shù)棧整合。

“排序的核心在于復(fù)雜條件下的精準(zhǔn)比較與數(shù)據(jù)搬移，傳統(tǒng)存算一體架構(gòu)難以支持此類運(yùn)算�！闭撐牡谝蛔髡摺⒈本┐髮W(xué)集成電路學(xué)院博士生余連風(fēng)介紹，“團(tuán)隊(duì)創(chuàng)新性地設(shè)計(jì)出‘無比較器’存算一體排序架構(gòu)，成功解決了這一難題。”

實(shí)測(cè)結(jié)果顯示，該硬件方案在典型排序任務(wù)中提升速度超15倍，面積效率提升超過32倍，具備并行處理百萬級(jí)數(shù)據(jù)元素排序任務(wù)的潛力，功耗僅為傳統(tǒng)CPU或GPU處理器的1/10。在人工智能推理場(chǎng)景中，支持動(dòng)態(tài)稀疏度下的推理響應(yīng)速度可提升70%以上，特別適用于要求極高實(shí)時(shí)性的任務(wù)環(huán)境。

論文通訊作者、北京大學(xué)人工智能研究院陶耀宇研究員說，“正因?yàn)榕判蛴?jì)算在人工智能中是高頻、通用、基礎(chǔ)且極難處理的一類操作，這一難題的突破意味著存算一體從‘適合特定應(yīng)用’走向‘可支持更廣泛的通用計(jì)算’，為人工智能相關(guān)任務(wù)構(gòu)建了全鏈路的底層硬件架構(gòu)支持�！�

陶耀宇介紹，該技術(shù)具有廣泛的應(yīng)用前景，可用于智慧交通圖像排序系統(tǒng)、金融智能風(fēng)控評(píng)分引擎、邊緣監(jiān)控設(shè)備的目標(biāo)優(yōu)先識(shí)別模塊等場(chǎng)景。在測(cè)試中該技術(shù)展現(xiàn)出高速度與低功耗的顯著優(yōu)勢(shì)。例如，在智慧交通場(chǎng)景中，系統(tǒng)有望在毫秒級(jí)內(nèi)完成十萬級(jí)事件優(yōu)先級(jí)評(píng)估，為超大規(guī)模交通決策、應(yīng)急響應(yīng)調(diào)度等提供高效的實(shí)時(shí)算力支持。